TSMC ha divulgado su hoja de ruta tecnológica para fabricación de semiconductores hasta 2029 durante su evento North American Technology Symposium, actualización que resulta especialmente relevante para la industria de los chips, dada la influencia de la compañía en los mercados móviles y de alto rendimiento.
Este anuncio incluye la presentación de nuevos nodos como A12 y A13, junto con la extensión de la familia N2 con un nodo denominado N2U. También destaca el retraso del nodo A16, previsto inicialmente para 2026, y la ausencia de planes para implementar la litografía EUV de alta apertura numérica (High-NA) en el horizonte a medio plazo.
Una estrategia diferenciada para móviles y cargas exigentes
TSMC ha desarrollado una estrategia clara que segmenta el desarrollo de sus nodos de fabricación según el mercado objetivo. Por un lado, los procesos A14, A13, A12 y las variantes N2 están orientados a dispositivos móviles y aplicaciones cliente, donde los costes, la eficiencia energética y la compatibilidad de diseño son factores prioritarios. Por otro, nodos como A16 y A12 están diseñados para centros de datos o aplicaciones de inteligencia artificial y computación de alto rendimiento, donde el foco está en obtener mejoras de rendimiento significativas a pesar de un coste superior.
El nodo A16, que integrará la tecnología Super Power Rail (SPR) para una entrega de energía optimizada por la parte posterior del chip, es un ejemplo de esta orientación. Sin embargo, su producción en volumen se ha retrasado a 2027, un año más tarde de lo previsto inicialmente, debido a retos técnicos en la optimización de la tecnología y la gestión del rendimiento.
A12 y A13: evolución en nodos sub-1nm sin High-NA
Los nuevos procesos A13 y A12 representan avances en tecnología de nanosheet GAA de segunda generación y continuarán ofreciendo mejoras incrementales en eficiencia y densidad. El A13, que llegará en producción en 2029, es a efectos un «shrink» óptico del A14, con una reducción del 3% en dimensiones lineales que se traduce en hasta un 6% más de densidad en transistores, sin necesidad de modificar los diseños previos de los clientes.
El A12, también esperado para 2029, está enfocado en aplicaciones de alto rendimiento y contará con tecnologías similares a A16, con mejoras adicionales en densidad y consumo.
Es notable que TSMC no aplicará la tecnología High-NA EUV para estos nodos, en contraste con competidores como Intel, que prevén emplearla para sus nodos a partir de 2027. Según el vicepresidente senior Kevin Zhang, la empresa ha logrado continuar con la mejora de escala a través de optimizaciones en el proceso actual de EUV convencional, evitando así la elevada complejidad y costes asociados a High-NA.
N2U: optimización continua para nodos 2nm
TSMC también ha presentado N2U, una extensión del nodo 2nm que incorpora mejoras de rendimiento y eficiencia energética mediante co-optimización de diseño y tecnología. Esta variante ofrece una mejora del 3-4% en rendimiento o bien una reducción del 8-10% en consumo a igualdad de velocidad, manteniendo la compatibilidad con IP desarrolladas para N2P, lo que facilita a los clientes la transición tecnológica con menores costes y riesgos.
Balance entre innovación y estabilidad
En términos generales, la hoja de ruta refleja un equilibrio entre innovación tecnológica y la necesidad de reducir riesgos y costes para los clientes. La estrategia de introducir nodos de alto rendimiento cada dos años, frente a lanzamientos anuales para clientes móviles, permite a la compañía maximizar el retorno de la inversión de sus clientes y mantener una oferta diversificada alineada con las demandas de cada segmento.
Estos avances se enmarcan en un escenario competitivo en el que TSMC debe mantener su liderazgo frente a fabricantes como Intel y Samsung, que también persiguen la evolución de la litografía y la densidad en nodos sub-3nm.
Además, el intento por prolongar el uso de EUV convencional antes de dar el paso a High-NA refleja un interés por preservar la escalabilidad y control de costes ante la complejidad creciente del proceso.
En conjunto, esta hoja de ruta de TSMC para la fabricación de chips subraya la importancia de una planificación flexible y diferenciada que permita atender tanto al mercado masivo de dispositivos móviles como a las demandas específicas de la inteligencia artificial y computación avanzada.
