Una IA ha diseñado una CPU RISC-V completa a partir de una especificación de 219 palabras en solo 12 horas, según afirma la empresa Verkor en un artículo de investigación publicado en marzo. El resultado, llamado VerCore, es relevante por el grado de automatización conseguido, pero también por sus límites: el chip no existe en silicio y solo ha sido verificado en simulación.
La cifra llama la atención porque el diseño de chips suele requerir equipos amplios y plazos de entre 18 y 36 meses en proyectos comerciales. Aun así, el caso no describe una CPU avanzada de última generación, sino un núcleo sencillo, suficiente para mostrar hasta dónde puede llegar hoy el diseño asistido por agentes de IA.
Una CPU RISC-V generada desde un pliego mínimo
Según Verkor, su sistema autónomo Design Conductor fue capaz de tomar un documento de requisitos muy breve y convertirlo en un diseño listo para layout y verificado. La empresa sostiene que se trata de la primera vez que un agente autónomo construye una CPU RISC-V funcional desde la especificación hasta el archivo GDSII, el formato habitual para llevar un chip a fabricación.
El procesador resultante, VerCore, es un núcleo pipelined de cinco etapas, en orden, de una sola emisión y sin cachés. La compañía afirma que alcanzó 1,48 GHz en el kit de diseño ASAP7 de 7 nm y que obtuvo una puntuación de 3.261 en CoreMark, una prueba usada de forma habitual para medir rendimiento embebido.
El detalle importante está en el contexto: se trata de una arquitectura relativamente sencilla dentro del mundo de los procesadores. No compite con diseños complejos con ejecución fuera de orden, grandes jerarquías de memoria o grandes equipos de validación física.
Qué hizo la IA y qué no hizo
El trabajo del agente no se limitó a generar código de forma aislada. Verkor asegura que Design Conductor recorrió todo el flujo de diseño, desde la especificación inicial hasta la verificación y la preparación para layout. Durante ese proceso, el sistema llegó a implementar por su cuenta un multiplicador Booth-Wallace, capaz de funcionar a 2,57 GHz, y a elegir entre distintas variantes del penalizador por salto de instrucción tras probarlas.
La empresa subraya que la IA también fue capaz de tomar decisiones de arquitectura, como resolver el salto en un solo ciclo en lugar de dos. Eso sugiere cierto nivel de autonomía en el proceso, aunque no implica que el sistema entienda el diseño como lo haría un equipo humano de ingeniería.
De hecho, el propio estudio reconoce fallos claros. En algunos casos, el modelo interpretó Verilog, un lenguaje de descripción de hardware, como si fuera código secuencial tradicional. En otros, tendió a proponer cambios grandes, como profundizar la tubería, cuando el problema real podía tener una causa más simple.
CPU RISC-V: por qué el logro sigue siendo limitado
El dato de las 12 horas es llamativo, pero no conviene leerlo como una sustitución del trabajo de ingeniería en chips. Verkor admite que todavía harían falta entre cinco y diez expertos humanos para llevar un diseño de este tipo a una versión lista para producción.
Además, el propio proceso no escala de manera lineal. A medida que aumenta la complejidad del chip, también crecen de forma desproporcionada las necesidades de cálculo y validación. En el caso de VerCore, el coste en modelos y tokens fue muy alto para un diseño comparativamente modesto, algo que pone en perspectiva la supuesta eficiencia del sistema.
Otro límite relevante es físico: VerCore no ha sido fabricado. La verificación se realizó con Spike, un simulador de referencia de la ISA RISC-V, y con ASAP7, un kit académico de diseño, no una tecnología de producción real. Verkor afirma que el procesador puede ejecutar una variante de uCLinux en simulación, pero eso no equivale a tener un chip funcional en una oblea.
Lo que aporta este caso al diseño de chips con IA
El experimento sí marca una diferencia en un terreno concreto: demuestra que un agente puede abarcar el flujo completo de una CPU RISC-V sencilla sin supervisión continua. Eso no es lo mismo que diseñar un chip comercial, pero sí apunta a una posible reducción de tiempos en fases de prototipado y exploración de arquitecturas.
Verkor también dice que publicará el RTL y los scripts de construcción a finales de abril, además de mostrar una implementación en FPGA en DAC, la conferencia anual de diseño electrónico. Si eso ocurre, permitirá examinar con más detalle cuánto del mérito es automatización real y cuánto depende de la forma en que se hayan acotado los requisitos iniciales.
En paralelo, la noticia encaja en una tendencia más amplia: la de usar IA para acelerar tareas muy especializadas en hardware, desde la exploración de microarquitecturas hasta la verificación. Pero el caso de VerCore recuerda algo importante: en semiconductores, la distancia entre una simulación convincente y un chip fabricado sigue siendo enorme.
Por eso, más que una revolución cerrada, este avance debe leerse como una prueba de concepto con valor técnico. La CPU RISC-V de Verkor muestra que la automatización ya puede asumir partes cada vez más amplias del diseño, aunque todavía necesita supervisión experta, validación exhaustiva y, sobre todo, pasar la prueba del silicio.
