Intel EMIB-T está ganando tracción en el mercado del empaquetado avanzado de chips, especialmente con la decisión reportada de Google de emplear esta tecnología en su novena generación de TPUs, conocida como Humufish. Esta elección es relevante porque hasta ahora TSMC y su tecnología CoWoS (Chip-on-Wafer-on-Substrate) habían dominado el sector de procesadores para inteligencia artificial y computación de alto rendimiento.
TSMC ha sido durante años el proveedor principal para Google en el empaquetado avanzado de sus procesadores de tensor, tanto en sus TPUs de tercera generación, que usaban CoWoS-S, como en las generaciones más recientes que emplean CoWoS-L. Esta última tecnología utiliza un interposer con una capa de redistribución (RDL) y puentes de silicio integrados para ofrecer conexiones densas entre los chips dentro del paquete, permitiendo escalar a tamaños muy grandes. De hecho, TSMC promete mejoras que permitan ampliar la escala aún más en la próxima década.
En contraste, la tecnología de Intel llamada EMIB (Embedded Multi-die Interconnect Bridge) y su variante EMIB-T no utilizan un interposer completo. En cambio, integran pequeños puentes de silicio insertados en el sustrato orgánico para conexiones de alta densidad entre los chips. La versión EMIB-T añade vías a través del silicio (TSV), capacitores MIM y planos de tierra en el puente, mejorando mucho la integridad y calidad del suministro eléctrico, algo crucial para procesadores de IA cada vez más exigentes.
El gran argumento a favor de EMIB-T es que no está restringido por el tamaño de retícula de los interposers, colocando únicamente puentes donde se requieren enlaces densos. Sin embargo, esta ventaja también es parcialmente compartida por CoWoS-L, que usa puentes localizados para evitar esa limitación. La diferencia clave radica en el tipo de sustrato y densidad de enrutamiento: CoWoS-L utiliza un interposer RDL que posibilita rutas más finas y densas en todo el paquete, mientras que EMIB-T depende del sustrato orgánico, de menor densidad.
Una posible explicación para la elección de Google por EMIB-T es la mejora en la entrega de energía. EMIB-T aporta vías verticales para la alimentación eléctrica y capacitores soportados en el puente, mejorando la respuesta ante picos de consumo y la integridad de la alimentación, un punto crítico en aceleradores de IA. Sin embargo, no hay información clara sobre cómo se compara la gestión eléctrica de EMIB-T respecto a CoWoS-L específicamente en el TPU Humufish.
En lo mecánico, el empaquetado CoWoS-L ha presentado retos, como los problemas de Nvidia con su línea Blackwell, donde las diferencias en la expansión térmica entre componentes causaron deformaciones y pérdidas de rendimiento. EMIB-T, al prescindir del interposer grande y con puentes más pequeños insertados en un sustrato orgánico, puede ofrecer mayor robustez frente a tensiones mecánicas, aunque no elimina del todo riesgos de curvaturas o fallos.
Desde el punto de vista económico y estratégico, el cambio de Google a EMIB-T puede ir más allá de la pura tecnología. La capacidad limitada de TSMC para producir CoWoS en cantidades necesarias puede estar impulsando una diversificación de socios y soluciones. Además, Google ya mantiene una relación estratégica con Intel en servidores Xeon, y usar EMIB-T podría abrir nuevas vías de colaboración sin depender exclusivamente de procesos de fabricación propios de Intel.
Ambas tecnologías, EMIB-T y CoWoS-L, tienen puntos fuertes y débiles en rendimiento, costes, disponibilidad y escalabilidad. La apuesta de Google marca un cambio relevante en el panorama del empaquetado avanzado para procesadores de IA, un movimiento que conviene seguir con atención para entender cómo evolucionan las capacidades técnicas y comerciales de Intel y TSMC.
