EMIB de Intel habría sido elegido por Google para empaquetar más de 3 millones de TPUs en 2028, según varias personas con conocimiento del asunto citadas por The Information. Si la cifra se confirma, sería una señal clara de que los grandes clientes de IA buscan alternativas a TSMC ante la saturación de CoWoS.
El dato importa porque no es solo una orden de volumen: implica que Intel habría superado fases de prueba en empaquetado avanzado y que fabricantes de memoria como SK hynix están evaluando si su HBM funciona de forma fiable con esa solución.
Qué supone el pedido y por qué Google recurre al empaquetado de Intel
El pedido, según las fuentes, plantea a Intel como proveedor de empaquetado para TPUs a escala masiva en 2028. 3 millones no es una cifra simbólica: exige capacidad, control de rendimiento térmico y eléctricas y garantías sobre yields.
La presión sobre la cadena viene de TSMC: su proceso CoWoS, el estándar industrial para unir módulos de memoria HBM a aceleradores, lleva más de dos años con la cola completa. Directivos de TSMC reconocen que la demanda supera con creces la oferta en nodos avanzados, lo que deja a hiperescaladores y diseñadores ASIC con pocas alternativas si se quedan esperando.
En la práctica, esto significa que compañías con roadmaps de producción multimillonaria prefieren validar una segunda solución de empaquetado antes de depender únicamente de CoWoS. Ahí entra EMIB: la tecnología de interconexión de Intel que no usa un interposer completo sino puentes integrados en el sustrato orgánico.
EMIB frente a CoWoS: ventajas, riesgos y la llave de SK hynix
EMIB y CoWoS resuelven el mismo problema técnico por caminos distintos. CoWoS monta todos los dies sobre un gran interposer de silicio; es eficiente desde el punto de vista eléctrico y térmico pero caro y exigente en capacidad de fabricación.
EMIB, por el contrario, usa puentes de silicio pequeños incrustados en el sustrato, lo que aumenta la utilización del empaquetado (Intel cita alrededor de 90% frente a ~60% de las soluciones con interposer) y reduce el desperdicio de silicio en retículas grandes.
En coste estimado, analistas sitúan EMIB en unas pocas centenas de dólares por chip en un procesador tipo Rubin, frente a entre 900 y 1.000 dólares por CoWoS. Esa diferencia es relevante cuando se habla de millones de unidades, aunque las cifras provienen de estimaciones y no de una larga pista de producción externa.
No es gratis: el diseño EMIB estándar exige rutas de potencia más largas por el sustrato, lo que puede ser problemático en aceleradores con HBM4 y consumos elevados. La respuesta técnica de Intel es EMIB-T, que añade TSVs (through-silicon vias) al puente para entregar energía verticalmente.
Intel afirma que EMIB-T es compatible con HBM3, HBM3E, HBM4 y futuras generaciones, y que escala a paquetes de hasta 120 mm x 180 mm con más de 38 puentes y más de 12 dies de tamaño de retícula. Productos internos como Panther Lake y Clearwater Forest han servido como banco de pruebas, y Jaguar Shores —sucesor de Falcon Shores— aparece como candidato temprano al uso de EMIB-T.
Pero una validación clave falta: SK hynix. El gigante coreano concentra una parte abrumadora del suministro de HBM y su certificación práctica de HBM4 sobre EMIB-T sería el punto de inflexión que convertiría la solución de Intel de “probada” a “fiable para producción masiva”. Según Counterpoint y UBS, SK hynix domina el mercado de HBM y se espera que suministre una gran parte de HBM4 para plataformas como Rubin de Nvidia.
Si SK hynix confirma que sus stacks HBM funcionan con EMIB-T bajo requisitos térmicos y eléctricos estrictos, eso abriría la puerta a que GPUs y aceleradores de alta demanda consideren un doble camino: mantener CoWoS donde la anchura de banda sea crítica y usar EMIB para diseños con restricciones distintas o para clientes que priorizan coste y volumetría.
Fuentes no identificadas afirman además que Nvidia está evaluando a Intel para empaquetar un procesador futuro que fusione cuatro dies GPU en un único paquete, ligado a su arquitectura Feynman prevista para 2028. Si eso fructifica y SK valida HBM4 en EMIB-T, la dependencia total de CoWoS podría aliviarse parcialmente.
Limitaciones, rendimientos y la economía del negocio de foundry de Intel
No conviene olvidar la otra cara: la experiencia en producción externa de EMIB en volumen todavía es limitada. Intel ya usa EMIB en sus CPUs de servidor —por ejemplo el 18A Clearwater Forest con 17 tiles y 12 puentes—, pero las participaciones externas en volumen son, por ahora, muy reducidas.
Los números del negocio de foundry de Intel muestran el desafío económico: en 2025 la división reportó una pérdida significativa (10.3 mil millones sobre 17.8 mil millones de ingresos) y en el primer trimestre de 2026 siguió con márgenes negativos pese a un crecimiento de ingresos. Las oportunidades en empaquetado avanzado pueden ser lucrativas, pero requieren escalado y aseguramiento de yields.
Intel asegura que sus rendimientos mejoran mes a mes, con incrementos del 7-8% gracias a colaboración con socios externos. No obstante, traducir mejoras de rendimientos en producción de miles o millones de paquetes HBM/logic sin sorpresas es un reto técnico y logístico enorme.
En resumen, lo que Google no aclara todavía es si ese pedido es una reserva condicionada a validaciones adicionales, o un acuerdo firme con hitos concretos. Tampoco está confirmado públicamente el papel final de SK hynix en dar el visto bueno industrial a HBM4 sobre EMIB-T.
En la práctica, esto significa que la industria podría bifurcarse: aceleradores y ASICs con menores exigencias de ancho de banda podrían migrar antes a EMIB; GPUs y diseños extremos de memoria seguirían en CoWoS mientras TSMC no amplíe capacidad o hasta que EMIB pruebe consistencia a escala.
Hay muchos números en juego y no todos salen de una nota de prensa. Vale la pena esperar a ver resultados de producción y certificación por parte de fabricantes de memoria antes de asumir que EMIB de Intel será la solución de masa para la escasez de empaquetado en IA.
